Skip Navigation Linksلیست مقالات ترجمه شده / مقالات ترجمه شده مهندسی برق /

عنوان ترجمه شده مقاله: یک مدار نمونه گیر و نگهدارنده (S / H) 14 بیتی 50ms/s برای ADCلوله ای

مدار S / H پیشنهادی این مقاله می تواند تقاضاهای یک ADC لوله ای 20ms/s 12 بیتی را برآورده کند.

Abstract

A high performance sample-and-hold (S/H) circuit used in a pipelined analog-to-digital converter (ADC) is presented. Capacitor flip-around architecture is used in this S/H circuit with a novel gain-boosted differential folded cascode operational transconductance amplifier. A double-bootstrapped switch is designed to improve the performance of the circuit. The circuit is implemented using a 0.18 μm 1P6M CMOS process. Measurement results show that the effective number of bits is 14.03 bits, the spurious free dynamic range is 94.62 dB, the signal to noise and distortion ratio is 86.28 dB, and the total harmonic distortion is −91:84 dB for a 5 MHz input signal with 50 MS/s sampling rate. A pipeline ADC with the designed S/H circuit has been implemented

چکیده

یک مدار نمونه گیر و نگهدارنده (S / H) با کارایی بالا استفاده شده در یک مبدل آنالوگ به دیجیتال لوله ای (ADC) ارائه شده است. معماری flip-around خازنی در این مدار S / H با یک تقویت کننده ی ترا رسانایی عملیاتی folded cascade دیفرانسیل بهره تقویت شده جدید استفاده شده است. سوئیچ double-bootstrapped  برای بهبود عملکرد مدار طراحی شده است. این مدار با استفاده از یک پردازش CMOS 0.18MM 1P6M پیاده سازی شده است. نتایج اندازه گیری نشان می دهد که تعداد بیتهای موثر 14.03 بیت، محدوده دینامیکی آزاد کاذب 94.62 دسی بل، سیگنال برای نویز و نسبت اعوجاج 86.28 دسی بل و کل اعوجاج هماهنگ 91.84 – دسی بل برای یک سیگنال ورودی با نسبت نمونه برداری 50MS/s است. یک ADC لوله ای طراحی شده با مدار S / H اجرا شده است.

1-مقدمه

توسعه تکنولوژی ارتباطات بی سیم، محرک اصلی پیشرفت مبدل های آنالوگ به دیجیتال (ADC ها) بوده است. با توجه به مزایای سرعت بالا، دقت بالا ، و مصرف توان کم، ADC لوله ای نقش مهمی در برنامه های ارتباطات بی سیم ایفا می کند. یک نمودار بلوکی ساختار ADC  لوله ای طراحی شده در شکل 1 نشان داده شده است. ADC  لوله ای از یک مدار در مرحله اول، یک flash ADC  4 بیتی در مرحله دوم، هشت مرحله 1.5 بیتی و یک back-end flash ADC   3 بیتی تشکیل شده است. مدارS / H به عنوان اولین مرحله از ADC لوله ای برای جلوگیری از شکاف در طول نمونه برداری سیگنال [1]و برای کاهش بیشتر خطاهای دینامیک به ویژه آنهایی که با سیگنالهای ورودی دامنه بالا رخ می دهند، استفاده شده است...


موسسه ترجمه البرز اقدام به ترجمه مقاله " مهندسی برق " با موضوع " یک مدار نمونه گیر و نگهدارنده (S / H) 14 بیتی 50ms/s برای ADCلوله ای " نموده است که شما کاربر عزیز می توانید پس از دانلود رایگان مقاله انگلیسی و مطالعه ترجمه چکیده و بخشی از مقدمه مقاله، ترجمه کامل مقاله را خریداری نمایید.
عنوان ترجمه فارسی
یک مدار نمونه گیر و نگهدارنده (S / H) 14 بیتی 50ms/s برای ADCلوله ای
نویسنده/ناشر/نام مجله :
Journal of Semiconductors
سال انتشار
2014
کد محصول
1011765
تعداد صفحات انگليسی
7
تعداد صفحات فارسی
18
قیمت بر حسب ریال
968,000
نوع فایل های ضمیمه
Pdf+Word
حجم فایل
2 مگا بایت
تصویر پیش فرض


این مقاله ترجمه شده را با دوستان خود به اشتراک بگذارید
سایر مقالات ترجمه شده مهندسی برق را مشاهده کنید.
کاربر عزیز، بلافاصله پس از خرید مقاله ترجمه شده مقاله ترجمه شده و با یک کلیک می توانید مقاله ترجمه شده خود را دانلود نمایید. مقاله ترجمه شده خوداقدام نمایید.
جهت خرید لینک دانلود ترجمه فارسی کلیک کنید
جستجوی پیشرفته مقالات ترجمه شده
برای کسب اطلاعات بیشتر، راهنمای فرایند خرید و دانلود محتوا را ببینید
هزینه این مقاله ترجمه شده 968000 ریال بوده که در مقایسه با هزینه ترجمه مجدد آن بسیار ناچیز است.
اگر امکان دانلود از لینک دانلود مستقیم به هر دلیل برای شما میسر نبود، کد دانلودی که از طریق ایمیل و پیامک برای شما ارسال می شود را در کادر زیر وارد نمایید


این مقاله ترجمه شده مهندسی برق در زمینه کلمات کلیدی زیر است:



sample/hold circuit
pipeline ADC
gain-boosted OTA
bootstrapped switch

تاریخ انتشار در سایت: 2018-01-19
جستجوی پیشرفته مقالات ترجمه شده

خدمات ترجمه تخصصی و ویرایش مقاله مهندسی برق در موسسه البرز

نظرتان در مورد این مقاله ترجمه شده چیست؟

ثبت سفارش جدید