Abstract
We demonstrate monolithic integration of pseudo-spin-MOSFETs (PS-MOSFETs) using vendor-made MOSFETs fabricated in a low-cost multi-project wafer (MPW) product and lab-made magnetic tunnel junctions (MTJs) formed on the topmost passivation film of the MPW chip. The tunneling magnetoresistance (TMR) ratio of the fabricated MTJs strongly depends on the surface roughness of the passivation film. Nevertheless, after the chip surface was atomically flattened by SiO2 deposition on it and successive chemical–mechanical polish (CMP) process for the surface, the fabricated MTJs on the chip exhibits a sufficiently large TMR ratio (>140%) adaptable to the PS-MOSFET application. The implemented PS-MOSFETs show clear modulation of the output current controlled by the magnetization configuration of the MTJs, and a maximum magnetocurrent ratio of 90% is achieved. These magnetocurrent behaviour is quantitatively consistent with those predicted by HSPICE simulations. The developed integration technique using a MPW CMOS chip would also be applied to monolithic integration of CMOS devices/circuits and other various functional devices/materials, which would open the door for exploring CMOS-based new functional hybrid circuits
چکیده
ما مجتمع سازی یکپارچه از ماسفت های شبه اسپین (PS-ماسفت) را با استفاده از ماسفت های سفارشی ساخته شده در محصول ویفر چند پروژه ای کم هزینه (MPW) و پیوندهای تونل مغناطیسی آزمایشگاهی (MTJs) نشان می دهیم که بر روی بالاترین فیلم رویینگی از تراشه MPW تشکیل شده اند. نسبت مقاومت مغناطیسی تونل زنی (TMR) از MTJهای ساختگی به شدت وابسته به زبری سطح فیلم رویینگی است. با این وجود، پس از اینکه سطح تراشه بصورت اتمی توسط رسوب SiO2 بر روی آن و فرایند پالیش پی در پی شیمیایی مکانیکی (CMP) برای سطح، مسطح شد، MTJهای ساخته شده بر روی تراشه دارای نسبت TMR به اندازه کافی بزرگ (> 140٪) و سازگار با کاربرد PS-MOSFET می باشند. PS-ماسفت های نهایی مدولاسیون روشنی از جریان خروجی کنترل شونده با پیکربندی مغناطش MTJها نشان می دهد، و حداکثر نسبت جریان مغناطیسی 90 درصد به دست می آید. این رفتار جریان مغناطیسی کمی با آنچه توسط شبیه سازی HSPICE پیش بینی شده، سازگار است. این روش مجتمع سازی توسعه یافته با استفاده از یک تراشه CMOS MPW به مجتمع سازی یکپارچه از دستگاه های / مدارات CMOS و سایر دستگاه های / مواد کاربردی مختلف اعمال می شود، که می تواند درها را برای کاوش مدارهای ترکیبی کاربردی جدید مبتنی بر CMOS باز کند.
1-مقدمه
تکنولوژی ترکیبی CMOS / اسپینترونیک توجه شایانی برای سیستم های منطقی کم توان جذب کرده است. به خصوص، ماسفت های شبه اسپین (PS-ماسفت) وعده ای برای سیستم های CMOS منطقی کارآمد مبتنی بر معماری power-gating غیر فرار هستند. PS-MOSFET یک کلاس جدید از ترانزیستور اسپین شامل یک MOSFET عادی و یک پیوند تونل مغناطیسی (MTJ) است، که می تواند به راحتی توسط تکنولوژی MRAM حاضر (چرخش RAM) تحقق یابد...