Abstract
A design methodology utilizing the concept of time-interleaved oversampling delta-sigma conversion is developed and explored to obtain efficient hardware architectures. In this approach, the time-domain internal node expressions of a standard modulator are rearranged according to the desired channel count to produce a modular structure with reduced hardware requirements. It is shown that the proposed approach results in an architecture which is functionally equivalent to that of the conventional method based on the block-digital filtering concept, but with a reduced hardware complexity. The theoretical results are also verified by means of behavioral simulations
چکیده
یک روش طراحی با استفاده از مفهوم تبدیل دلتا – سیگما فرا نمونه برداری جا داده شده در زمان (time interleaved) ایجاد شده و برای معماری های سخت افزاری کارامد مورد بررسی قرار گرفته است. در این رویکرد، دامنه ی زمانی عبارات گره ی داخلی یک مدولاتور استاندارد بر طبق تعداد کانال مورد نظر باز آرایی شده اند تا یک ساختار مدولاتور با الزامات و نیازهای سخت افزای کاهش یافته ایجاد شود. نشان داده شده است که روش پیشنهادی منجر به معماری می شود که از نظر کارکردی معادل با روش مرسوم مبتنی بر مفهوم فیلترینگ بلوک – دیجیتال می باشد، اما پیچیدگی ساختاری کمتری دارد. یافته های تئوری نیز از طریق شبیه سازی های رفتاری مورد تایید قرار گرفته اند.
1-مقدمه
در تبدیل داده با شکل دهی نویز فرا نمونه برداری (یعنی، مدولاسیون دلتا سیگما (، وضوح یا resolution کلی از طریق سه عامل تعیین می شود: نسبت فرا نمونه برداری (OSR)، تعداد بیت های کوانتیزه شده ی داخلی (N)، و مرتبه ی تابع شکل دهی نویز (L) [1] . هر چند که در اجراهای واقعی، این سه درجه ی آزادی را نمی توان به طور دلخواه انتخاب کرد که به دلیل تحمیل شرایطِ وضوح، پهنای باند سیگنال، بودجه ی سخت افزاری موجود (به عنوان مثال، سطح تراشه یا چیپ، مصرف اور، سرعت محاسبات، و تعداد بلوک های ساختمانی)، و سایر محدودیت های عملی است...