عنوان ترجمه شده مقاله: جبرانسازی فرکانسی مبتنی بر نقاله جریان تفاضلی برای تقویت کننده های سه طبقه

A new frequency compensation scheme using a second generation differential current conveyor (DCCII) for three-stage amplifiers is proposed. By adding a DCCII as a feedback path from output of the second and the third stage to the output of the first stage, feed-forward path and the right-half plane zero will be removed subsequently, which significantly improves phase margin and gain-bandwidth product. Calculations are derived for two states. First state, a DCCII and two miller capacitors form the feedback paths and in the second state, two nulling resistors will be set series with miller capacitors. Analyses show that in both states, stability can be perfectly ensured

To demonstrate advantages of this technique over the traditional RNMC architecture, a three-stage amplifier is designed and simulated employing the proposed technique in a standard 0.18 μm CMOS process. Simulation results show that, with the same load capacitance, the new amplifier achieved 85° and 9.63 MHz as phase margin and gain-bandwidth product, respectively. The proposed amplifier dissipates only 0.31 mW of power with a 1.8 V supply

در این مقاله یک روش جدید جبرانسازی با استفاده از نقاله جریان تفاضلی نسل دوم، برای تقویت کننده های سه طبقه ارائه شده است. با اضافه کردن بلوک نقاله جریان تفاضلی به عنوان یک شبکه فیدبک از خروجی طبقه دوم و سوم به خروجی طبقه اول، مسیر مستقیم و به طبع آن صفر سمت راست تابع تبدیل حذف خواهد شد که حد فاز را به شدت بهبود خواهد داد، همچنین این روند به افزایش WGB منجر خواهد شد. محاسبات برای دو حالت به انجام رسیده است. حالت اول برای نقاله جریان به همراه دو خازن فیدبک به عنوان خازن های میلر و حالت دوم، دو مقاومت به همراه خازن های میلر که در واقع امپدانس ورودی نقاله جریان را مدل می کند.  بررسی ها نشان می دهد که در هر دو حالت، پایداری به صورت بی شرط تضمین خواهد شد.

 برای نمایان کردن مزایای این روش نسبت به روش غالب و جامع RNMC (جبرانسازی معکوس میلری تودرتو) یک تقویت کننده سه طبقه طراحی و شبیه سازی شده است که از کتابخانه 180 µm ، CMOS استفاده می کند و با HSPICE شبیه سازی شده است.  نتایج شبیه سازی نشان می دهد که تقویت کننده طراحی شده به روش ارائه شده در این مقاله به حد فازی برابر با 85 درجه و GBW ای برابر با 9. 63 MHz رسیده است. مصرف توان مدار مذکور برابر 0. 31 mW در ولتاژ تغذیه 1. 8 ولت می باشد.