Abstract
As technology scales, the delay uncertainty caused by process variations has become increasingly pronounced in deep submicrometer designs. As a result, a paradigm shift from deterministic to statistical design methodology at all levels of the design hierarchy is inevitable. In this paper, we propose a variation-aware task and communication mapping methodology for multiprocessor system-on-chips that uses network-on-chip communication architecture so that the impact of parameter variations can be mitigated. Our mapping scheme accounts for variability in both the processing cores and the communication links to ensure a complete and accurate model of the entire system. A new design metric, called performance yield and defined as the probability of the assigned schedule meeting the predefined performance constraints, is used to guide both the task scheduling and the routing path allocation procedure. An efficient yield computation method for this mapping complements and significantly improves the effectiveness of the proposed variation-aware mapping algorithm. Experimental results show that our variation-aware mapper achieves significant yield improvements over worst-case and nominal-case deterministic mapper
چکیده
به عنوان مقیاس های فناوری، عدم اطمینان از تأخیر ناشی از تغییرات فرآیند به طور فزاینده برای طرح های میکرومتر خاص کامل به مدل قطعی تبدیل شده است. به عنوان یک نتیجه، یک تغییر الگو از حالت قطعی به روش های طراحی آماری در تمام سطوح سلسله مراتب طراحی اجتناب ناپذیر است. در این مقاله، روش نگاشت ارتباطات و وظیفه آشنا به تغییرات برای برای تراشه های بر روی سیستم چند پردازنده ای را ارائه می دهیم که از معماری ارتباطی تراشه-در-شبکه استفاده می کند، به طوری که می تواند تأثیر تغییرات پارامتر را کم کند. طرح نگاشت ما برای تغییرات در هر دو هسته پردازش و لینک های ارتباطی، برای اطمینان از یک مدل کامل و دقیق در کل سیستم، محاسبه می شود. طراحی جدید مربوط به اندازه گیری، که بازده عملکرد نامیده شد و به عنوان احتمال مواجه با برنامه اختصاص داده شده، تعریف شد، محدودیت های عملکرد از پیش تعریف شده، برای هدایت هر دو زمانبند کار و مسیریابی رویه تخصیص مسیر استفاده شده است. روش محاسبه بازده کارآمد، برای این نگاشت پیاده سازی می شود و به طور قابل توجهی تأثیر الگوریتم نگاشت آگاه به تغییرات را بهبود می بخشد. نتایج تجربی نشان می دهد که نقشه بردار آگاه به تغییرات ما، به پیشرفت های عملکرد قابل توجهی، در بدترین و غیر واقعی ترین مورد نگاشت دهنده، دست یافته است.
1-مقدمه
مقیاس گذاری تهاجمی فن آوری، ظرفیت ادغام میلیاردها ترانزیستور را ممکن می سازد. در نتیجه، کل سیستم های کنونی می توانند بر روی یک قطعه تراشه مجرد [سیستم بر روی تراشه (SoC)] یکپارچه شوند. در واقع، بسیاری از سیستم های تعبیه شده امروزی، چند پردازنده ی ناهمگن با انواع مختلفی از عناصر پردازشی (PEها)، از جمله ماژول های سخت افزاری سفارشی [مانند مدارات مجتمع برنامه خاص (ASIC ها)]، ریزپردازنده های قابل برنامه ریزی و آرایه های گیت تعبیه شده ی فیلد قابل برنامه ریزی (FPGA) می باشند، که همه آنها در یک قطعه تراشه برای شکل دادن به عنوان یک سیستم تراشه چند پردازنده ای (MPSoC)شناخته شده اند...