Abstract
This paper presents an automatic layout design system for analog integrated circuits. It is tailed for analog circuit designers so that they can bring their special knowledge and experience into the synthesis process to create high quality layouts. Designers can write and maintain their own technology and application independent module generators for subcircuits in a module generator environment. Different from other systems, layout generation is based on optimal complex modules rather than simple single devices. A novel genetic placement approach with simulated annealing is developed. The minimum-Steiner-tree based global routing can be integrated into the placement procedure in order to improve the routability of placement solutions. The compaction based constructive detailed routing finally realizes the layout of the whole circuit. Several examples are given to demonstrate its design efficiency and usability. Experiments show that it is superior to the existing tools and can provide comparable results to manual layouts
چکیده
این مقاله سیستم ﻃﺮاﺣﻲ ﺧﻮدﻛﺎر ﻣﺪارات ﻣﺠﺘﻤﻊ آﻧﺎﻟﻮگ را ارائه می دهد. این سیستم طراحان مدار آنالوگ را بر می انگیزد که از دانش و تجربه خاص خود در فرایند ترکیب استفاده و طرح بندی با کیفیت بالا ایجاد کنند. طراحان می توانند فن آوری خود را مستقل از ژنراتور ماژول برای زیرمدارها در محیط ژنراتور ماژول ایجاد و حفظ کنند. بر خلاف سیستم های دیگر، این سیستم طرح بندی را بر اساس ماژول بهینه و پیچیده بجای دستگاه های ساده فراهم می آورد. روش جدید جایگذاری ژنتیکی با بازپخت شبیه سازی شده ایجاد شد. مسیریابی جهانی بر اساس درﺧﺖ اﺷﺘﺎﻳﻨﺮ ﻛﻤﻴﻨﻪ را می توان با روش جایگذاری ادغام کرد که قابلیت مسیر یابی راه حل جایگذاری بهبود یابد. در نهایت ، تراکم مبتنی بر مسیریابی دقیق و سازنده منجر به ایجاد طرح بندی کل مدار می شود. نمونه های متعددی بیانگر کارایی طراحی و قابلیت استفاده از آن است. آزمایش ها نشان می دهند که این طراحی نسبت به ابزار های موجود برتری دارد و می تواند نتایج قابل مقایسه ای را برای طرح بندی دستی ارائه دهد.
1-مقدمه
فرایند ترکیب مدارهای آنالوگ به طور معمول با انتخاب توپولوژی مدار مناسب یا مدار های موجود برای یک برنامه مشابه شروع می شود. سپس طراحان مکررا این مدار را با استفاده از شبیه سازی مدار مبتنی بر دانش بهینه سازی می کنند که به ویژگی های مورد نظر دست یابند. با توجه به مقیاس گذاری فن آوری، پارامترهای الکتریکی ترانزیستور MOS برای مدارهای آنالوگ بدتر می شود و در نتیجه، پنجره طراحی متناسب با پارامترهای طراحی عناصر کوچک می شود. از این رو، مقدار بهینه سازی در آینده نزدیک افزایش خواهد یافت، به ویژه برای برنامه های کاربردی با ولتاژ پایین که در آن پنجره طراحی حتی کوچکتر است. برای بهینه سازی قابل اعتماد، آگاهی از پارامترهای الکتریکی ناشی از طرح بندی (به عنوان مثال ، خازن های انگلی ، مقاومت و غیره) و رفتار توپولوژی های مختلف مورد نیازاست. بنابراین، در حال حاضر جایگزین های طرح بندی برای مدارهای با کارایی بالا در طراحی لازم است. تا کنون بسیاری از طرح بندی های آنالوگ هنوز توسط متخصصان ایجاد می شود که فرآیندی بسیار وقت گیراست. در نتیجه بهینه سازی به طور معمول بدون طرح بندی انجام می شود و عناصر انگلی فقط درطراحی و فاز بهینه سازی برآورد می شوند. چندین ابزار برای خودکارسازی تولید طرح بندی های آنالوگ [1]-[3] کمابیش توسط طراحان گذرگاه ( بای پس ) ایجاد شده است. معمولا این ابزارها از رویکرد بالا به پایین استفاده می کند که نت لیست مدار بهینه به عنوان ورودی است و طرح بندی این مدار را تشکیل می دهد. در[3] این نت لیست بهینه سازی شده به طور خوکار ایجاد می شود. اگر طرح بندی با ویژگی های بهینه ساز مدار مطابقت نداشته باشد می توان آن را دوباره اجرا کرد...