Achieving reliable operation under the influence of deep-submicrometer noise sources including crosstalk noise at low voltage operation is a major challenge for network on chip links. In this paper, we propose a coding scheme that simultaneously addresses crosstalk effects on signal delay and detects up to seven random errors through wire duplication and simple parity checks calculated over the rows and columns of the two-dimensional data. This high error detection capability enables the reduction of operating voltage on the wire leading to energy saving. The results show that the proposed scheme reduces the energy consumption up to 53% as compared to other schemes at iso-reliability performance despite the increase in the overhead number of wires. In addition, it has small penalty on the network performance, represented by the average latency and comparable codec area overhead to other schemes

 چکیده

   یکی از چالش‌های عمده‌ای که در خصوص لینک‌های شبکه بر روی  تراشه وجود دارد، این بوده که بتوان تحت وجود منابع نویز داری مانند نویز تداخل  در عملیات کم ولتاژ،  به یک سطح عملیاتی قابل‌اطمینانی دست‌یافت. در این مقاله قصد داریم یک شمای رمزنگاری‌ای را ارائه دهیم که  به‌منظور حل مشکلات همزمان تأثیرات ناشی از تداخل بر روی تأخیر سیگنال و همچنین تشخیص حداکثر هفت خطای تصادفی ، از سیم‌های مازاد و بررسی‌های توازن که از طریق ردیف‌ها و ستون‌های دوبعدی داده‌های محاسبه می‌شود، استفاده کنیم. این قابلیت بالا در تشخیص خطا به ما اجازه داده تا ولتاژ عملیاتی را بر روی سیم کاهش داده و به کاهش انرژی دست پیدا کنیم. نتایج نشان می‌دهد که شمای پیشنهادی می‌تواند در مقایسه با سایر شماها و برحسب کارائی قابلیت اطمینان مصرف انرژی را تا 53 درصد و علیرغم افزایش سربار تعداد سیم‌ها   کاهش دهد. علاوه بر این،  این شِما در خصوص کارائی شبکه، دارای جریمه‌ی کمی بوده که این جریمه به‌وسیله‌ی تأخیر میانگین و سربار بخش کدک قابل قیاس با سایر شِماها نشان داده می‌شود.

1-مقدمه

شبکه بر روی تراشه(NoC) را می‌تواند مجموعه‌ای از مؤلفه‌های مسیریابی کوچکی دانست که به‌وسیله‌ی سیم‌های کوتاهی به هم متصل شده‌اند و  به‌عنوان یک‌راه حل اصلی برای محاوره‌ی بین بسیاری از بلاک‌های موجود در یک تراشه‌ی یکپارچه در نظر گرفته‌شده است و می‌تواند از آن به‌عنوان جایگزینی برای گذرگاه‌های طویل استفاده نمود[1],[2]. این ویژگی، برای ادغام مقیاس‌پذیری ضروری است، زیرابه دلیل کاهش مقیاس و اندازه‌ی فنّاوری نیمه‌هادی، بلاک‌های بیشتری در داخل یک تراشه ادغام می‌شوند...