Technology scaling is leading to extreme thermal challenges that make worst-case cooling system design unfavourable. On the other hand, on-chip communication, in terms of Network-on-Chip (NoC) workload, is expected to dominate Systems-on-Chip as a major heat source. In this paper a Runtime Thermal Management (RTM) design implementation for NoCs is proposed. Dynamic Programming Network (DPN) is introduced to implement the adaptive routing control logic and Ring Oscillators (ROs) are used for temperature sensing. Various challenges associated with DPN convergence and sensor accuracy and precision, such as isolating the IR drops and intra-chip process variations, are addressed. An FPGA implementation of the proposed strategy demonstrates promising results in terms of both thermal regulation and functionality with a variety of traffics. In terms of functionality, the proposed scheme is shown to be highly flexible in manoeuvring the packets away from hot regions. This results in up to 16% reduction in the maximum chip temperature and lowers chip thermal gradient by up to 51% compared with performance-driven routing. Moreover, the proposed scheme results in significantly slower chip heating which is reflected as up to 100% higher performance when the chip works under a thermal limit. These results imply that the proposed technique would improve thermal reliability and performance for future many-core VLSI systems

چکیده

تغییرات اندازه فناوری باعث مشکلات حرارتی شدیدی شده است. این مشکلات باعث شده است که طراحی سیستم خنک کننده­ ی بدترین حالت، نامطلوب باشد. از سوی دیگر، انتظار می ­رود تاثیر ارتباطات تراشه ­ای در قالب شبکه بر تراشه (NoC)، بر سیستم-بر-تراشه که یکی از منابع اصلی حرارت است، غلبه کند. در این مقاله یک طرح مدیریت حرارت در زمان اجرا، برای NoCها ارائه و پیاده سازی می­ شود. همچنین، شبکه­ ی برنامه نویسی پویا (DPN) برای پیاده سازی منطقِ کنترل مسیریابی تطبیقی معرفی شده، و برای سنجش دما از نوسان ­ساز حلقه­ ای (ROها) استفاده می ­شود. در این مقاله، چند مشکل مرتبط با همگرایی DPN و دقت و صحت حسگر، مانند جداسازی وقفه­ های IR و تغییرات پردازشی درون-تراشه، نیز حل می­ شود. پیاده سازی استراتژی پیشنهادی با FPGA، تایید می­کند که نتایج آن برای تنظیم حرارت و قابلیت کار با انواع ترافیک مناسب است. عملکرد روش پیشنهادی از نظر دور نگه داشتن بسته­ ها از نواحی داغ، بسیار انعطاف­ پذیر است. این باعث می­ شود حداکثر دمای تراشه تا 16 درصد کاهش یابد. این روش شیب حرارتی تراشه را در مقایسه با مسیریابی کارایی-محور تا 51 درصد کاهش می­ دهد. علاوه ­بر این، روش پیشنهادی باعث می­ شود گرم شدن تراشه بسیار کند شود. این موضوع باعث می­ شود زمانی که تراشه تحت محدودیت حرارتی کار می­ کند، کارایی تا 100 درصد افزایش یابد. این نتایج به این معناست که روش پیشنهادی قابلیت اطمینان حرارتی و کارایی را در سیستم­ های VSLI آینده که هسته­ های زیادی دارند، افزایش خواهد داد.

1-مقدمه

تغییر اندازه فناوری، ادغام هزاران هسته در یک تراشه را در آینده نزدیک امکان پذیر می­ سازد. اما این تغییرات شدید، مشکلات زیادی به همراه دارد. مشکل حرارتی، مهمترینِ آنهاست. علت این مشکل، حرارت نقطه اتصال ترانزیستورها، تشدید شیب حرارتی مکانی و افزایش تراکم دستگاه است. این تاثیرات باعث می­ شوند طراحی سیستم خنک کننده ی بدترین حالت، غیر ممکن شود [19]...