Abstract
Exploiting specific properties of the algorithm, a high-throughput pipelined architecture is introduced to implement the H.264/AVC deblocking filter. The architecture was synthesized in 0.18 μm technology and the clock frequency and area are 400 MHz and 16.8 Kgates, respectively. Also, it is able to filter 217 and 55 Frames per second (Fps) for Full- and Ultra-HD videos, respectively. The introduced architecture outperforms similar ones in terms of frequency (1.8× up to 4×), throughput, (1.5× up to 3.8×), and Fps. Moreover, extensions to support different sample bit-depths and chroma formats are included. Also, experimental results for different FPGA families are offered
چکیده
به منظور بهره برداری از ویژگی های خاص الگوریتم، یک معماری خط لوله توان بالا برای Q2 معرفی شد که فیلتر از حالت بلوک خارج کننده ی H.264/aVC را پیاده سازی می کند. این معماری در تکنولوژی 0.18 میکرومتر سنتز شده و فرکانس کلاک و مساحت به ترتیب 400 Mhz و 16.8 Kgates بودند. همچنین، این معماری قادر است 217 و 55 فریم را در هر ثانیه (FpS) برای ویدیوهای فول HD و اولترا HD فیلتر کند. معماری معرفی شده بهتر از همتایان خود از نظر فرکانس (1.8* تا 4*) توان (1.5* تا 3.8* ) عمل می کند و علاوه بر این، از نمونه های عمق بیت و فرمت های مشخصه های رنگی نیز حمایت و پشتیبانی می شود. همچنین نتایج تجربی برای خانواده های مختلف FPGA ارائه شده اند.
1-مقدمه
H.264.AVCکه توسط ITU-T و ISO/IEC MPEG (همچنین MPEG4 Part 10 نیز نامیده می شود) [1] یک استاندارد صنعتی فعلی برای برنامه نویسی ویدیویی است. این معماری در بسیاری از دستگاههای الکترونیکی تجاری و کاربردهایی مانند تلفن های همراه، دوربین های دیجیتال، تلویزیون های کیفیت بالا و سیستم های کنفرانس ویدیویی استفاده شده است...