Abstract
A network-on-chip (NoC), a redundancy-rich and thus relatively robust system-chip, is still vulnerable to defects due to its large-scale integration. Thus, it is desirable to analyze the NoC yield in an early design phase. A Monte Carlo (MC) approach was proposed for the NoC yield analysis at the system level; however, it is inefficient due to the requirement of a large number of simulation runs. In this paper, we propose a Gibbs sampling approach, which can efficiently generate failed NoC instances as simulation samples, for yield estimation. This approach significantly reduces the number of required simulation runs for obtaining an accurate yield estimation. Implementation issues, such as initial sample selection, calculation of conditional distributions, and stop criterion, to customize Gibbs sampling for the NoC yield analysis are discussed. Potential optimization opportunities to further improve Gibbs sampling's efficiency are also explored. Compared to the MC approach, our experimental results show that the proposed approach can reduce the simulation runtime by 5×-100× for a high-yield NoC (a failure rate at 10-2-10-5), while achieving the same level of accuracy for yield estimation
چکیده
یک شبکه روی تراشه (NoC) که می توان آن را یک تراشه سیستمی نسبتاً پایدار و غنی از نظر افزونگی دانست، به دلیل ادغام بزرگ مقیاس آن، در معرض آسیب پذیری هایی قرار می گیرد. بنابراین مطلوب است تا NoC را در همان فاز اولیه طراحی تحلیل کرد. روش مونت کارلو (MC) به منظور تحلیل NoC در سطح سیستم ارائه گردیده است؛ اگرچه این روش را نمی توان کارآمد دانست چرا که نیاز به انجام تعداد زیادی شبیه سازی دارد. در این مقاله، یک روش نمونه برداری گیبز را ارائه می دهیم که می تواند به شکلی کارآمد به ایجاد نمونه هایی معیوب از NoC و آنهم به عنوان نمونه های شبیه سازی پرداخته تا بتوان به تخین بازدهی این شبکه روی تراشه پرداخت. این روش می تواند به طور قابل ملاحظه ای تعداد شبیه سازی های مورد نیاز را کاهش داده تا بتواند به تخمین صحیحی از بازدهی دست پیدا کند. مسائل پیاده سازی نظیر انتخاب نمونه اولیه، محاسبه توزیع های شرطی و معیار توقف در جهت سفارشی سازی روش نمونه برداری گیبز برای تحلیل بازدهی NoC نیز مورد بحث قرار خواهد گرفت. فرصت های بهینه سازی احتمالی برای بهبود بهره وری نمونه برداری گیبز نیز مورد بررسی و کاوش قرار خواهد گرفت. در مقایسه با روش MC، نتایج آزمایشی ما نشان می دهد که روش پیشنهادی ما می تواند زمان اجرای شبیه سازی را بین 5 تا 100 برابری برای NoC های پر بازده (با نرخ خرابی برابر با 10-5 - 10-2) کاهش داده و در عین حال به همان سطح از میزان صحت در جهت تخمین بازدهی دست پیدا کند.
1-مقدمه
شبکه روی تراشه (NoC) که می تواند ده ها و یا حتی صدها هسته پردازشی را بر روی یک تراشه ادغام نماید، یک راهکار نوید بخشی برای پاسخ به افزایش تقاضاهای رایانشی می باشد [1]-[3]. با توجه به ادغام هسته های پردازشی و المان های شبکه در مقیاسی بزرگ، محیط سیلیکونی یک NoC به طور قابل ملاحظه ای در معرض نوسانات پردازش و معایب تولیدی قرار می گیرد [4] و منجر به کاهش بازدهی آن می شود [5]. به منظور بهینه سازی طراحی یک NoC برای بهینه سازی، ضروری است تا بازدهی NoC را با میزان صحت کافی و آنهم در سطح سیستم و در فازهای اولیه طراحی تخمین زد...