Abstract
As the technology entering into Nano dimensions, the manufacturing processes are becoming less reliable, that is drastically impacting the yield. Therefore, fault tolerant systems are becoming more important, particularly in safety-critical applications. In this paper, we present the design and analysis of 4-bit Arithmetic and Logical Unit (ALU) circuit designed using CMOS 180 nm process technology for fault tolerant computing architectures. As, ALU is a functional block of the Central Processing Unit (CPU) of a computer system. It is highly recommended that the ALU block must be fault free or fault tolerant one. In order to have high reliability and high up time of the system, we have used the classical Triple Modular Redundancy (TMR) technique in which three redundant subsystems are used in order to attain high reliability. We have achieved lower power dissipation with higher reliability of ALU circuit. The Voter Logic and Fault detection circuits are also designed and reported in this paper
چکیده
با وارد شدن فناوری به ابعاد نانو، فرآیندهای تولید کمتر قابل اطمینان شدند، و به شدت عملکرد تحت تأثیر قرار گرفت. بنابراین، سیستم های تحمل‌پذیر در برابر خطا به ویژه در نرم افزارهای حساس به ایمنی مهم تر شدند. در این مقاله، طراحی و تجزیه و تحلیلی از مدار واحد محاسبه و منطق (ALU) 4-بیتی را با استفاده از فناوری فرآیند CMOS 180 nm برای معماری های محاسباتی تحمل پذیر نسبت به خطا ارائه دادیم. ALU یک بلاک فانکشنال از واحد پردازش مرکزی (CPU) یک سیستم کامپیوتری است. به شدت توصیه شده است که بلاک ALU باید از خطا و خرابی مستثنا و یک بلاک تحمل پذیر نسبت به خطا باشد. به منظور داشتن قابلیت اطمینان بالا و بالا بردن سرعت سیستم، از تکنیک ریداندانت سه گانه ماژولار (TMR) کلاسیک در سه زیر سیستم مازاد در راستای کسب قابلیت اطمینان بالا استفاده می کنیم. با قابلیت اطمینان بالاتر مدار ALU، اتلاف انرژی کمتری را بدست آوردیم. مدارهای تشخیص خطا و منطق رای گیرنده نیز در این مقاله طراحی و آورده شده اند.
1-مقدمه
در چند سال گذشته، طراحی مدارها و معماری های محاسباتی به شدت پیچیده و متراکم شدند، در عین حال نقش و اهمیت سیستم ها نیز به شدت افزایش یافته است [1,2]. با افزایش مقیاس یکپارچگی از کوچک/متوسط به بزرگ و مقیاس بسیار بزرگ امروز، قابلیت اطمینان به ازای هر تابع محاسبات اصلی نیازمند بهبود چشمگیر است. با توجه به این حقیقت که فناوری CMOS از قانون مور تبعیت می کند، پیاده سازی تعداد بیشتر ماژول در هر واحد تراشه الزامی است...