Abstract
Adaptive routing algorithms offer the ability to avoid congestion by supporting multiple paths between a source and destination. However, supporting adaptive routing for low latency routers is a challenge due to the computation of routing algorithm in one router in advanced (i.e. look-ahead routing). This paper presents an RTL architecture of partially adaptive look-ahead routing algorithm on a recently proposed low latency, virtual channel wormhole Network-on-Chip (NoC) router. In our proposed design, each router pre-computes the preferred output ports based on its local congestion and transfers the preferred output ports to the neighbouring routers. These preferred output ports are used in the look-ahead routing to select the optimal output port for the packet. We compare our proposed partially adaptive routing architecture with the reference design using look-ahead XY routing algorithm under matrix-transpose traffic and obtained 10% improvement at maximum injection rate. Our proposed routing algorithm has negligible area overhead (<;2%) while has no influence on maximum operating frequency
چکیده
الگوریتم های تطبیقی مسیریابی، سازو کاری را برای جلوگیری از ازدحام توسط ایجاد راه های چندگانه در مسیر مبدا تا مقصد ایجاد می کند. با این حال حمایت از مسیریابی تطبیقی برای روترهایی با تاخیر کم، با توجه به محاسبات الگوریتم های مسیریابی در یک روتر به طور پیشرفته یک چالش محسوب می شود. (مانند مسیریابی look-ahead routing ). این مقاله به معماری RTL از مسیریابی تطبیقی look-ahead یا پیش بینی شده در طرح تاخیر کم پیشنهادی اخیر، روتر با کانال مجازی شبکه بر روی تراشه می پردازد. در طرح پیشنهادی ما، هر روتر پورت های خروجی ترجیحی را بر اساس ازدحام لوکلال خود از پیش محاسبه میکند و پورت های خروجی ترجیحی را به روتر های همسایه ی خور منتقل میکند. این پورت های ترجیحی در مسیریابی look-ahead برای بهینه سازی پورت های خروجی یک بسته مورد استفاده هستند. ما معماری نیمه تطبیقی مسیریابی خود را با یک طراحی مرجع با استفاده از الگوریتم مسیریابی look-ahead XY تحت ترافیک ماتریس-ترانهاده مقایسه نمودیم و در ماکزیمم نرخ تزریق 10 درصد بهبود یافتیم. الگوریتم مسیریابی پیشنهادی ما سربار جزئی دارد (کمتر از 2 درصد) در حالیکه هیچ تاثیری در ماکزیمم فرکانس ندارد.
1-مقدمه
با توجه به افزایش پیچیدگی معماری system-on-chip (SoC)، ارتباطات در رابطه با عملکرد، توان مصرفی، و هزینه ی نهایی طراحی تراشه ها ایجاد محدودیت کرده است . نشان داده شده است که بالای 77% تاخیر در SoC به تاخیر در ارتباطات داخلی مربوط می شود. ارتباطات داخلی متعارف بر اساس باس اشتراکی، فاقد انعطاف پذیری و توسعه پذیری با وجود تعداد زیادی از هسته های IP در SoC است. NoC یک شبکه ارتباطی مبتنی بر تراشه است که چالش های ارتطباطاتی SoC را حل می کند...