لیست مقالات ترجمه شده / خرید و دانلود
شما در حال
خرید ترجمه فارسی مقاله Analysis of Low Power, Area- Efficient and High Speed Fast Adder هستید:
شما در حال
خرید ترجمه فارسی مقاله Analysis of Low Power, Area- Efficient and High Speed Fast Adder هستید:
پیش از اقدام به خرید ترجمه فارسی می توایند نسخه انگلیسی را به صورت رایگان دانلود و بررسی نمایید. متن چکیده و ترجمه آن در پایین همین صفحه قابل مشاهده است.
موسسه ترجمه البرز اقدام به ترجمه مقاله " مهندسی برق " با موضوع " تحلیل جمع کننده کم مصرف، پرسرعت و با فضای کارآمد " نموده است که شما کاربر عزیز می توانید پس از دانلود رایگان مقاله انگلیسی و مطالعه ترجمه چکیده و بخشی از مقدمه مقاله، ترجمه کامل مقاله را خریداری نمایید.
عنوان ترجمه فارسی
تحلیل جمع کننده کم مصرف، پرسرعت و با فضای کارآمد
نویسنده/ناشر/نام مجله :
International Journal of Advanced Research in Computer and Communication Engineering
سال انتشار
2013
کد محصول
1010184
تعداد صفحات انگليسی
6
تعداد صفحات فارسی
11
قیمت بر حسب ریال
841,500
نوع فایل های ضمیمه
Pdf+Word
Abstract
In electronics, adder is a digital circuit that performs addition of numbers. To perform fast arithmetic operations, carry select adder (CSLA) is one of the fastest adders used in many data- processing processors. The structure of CSLA is such that there is further scope of reducing the area, delay and power consumption. Simple and efficient gate – level modification is used in order to reduce the area, delay and power of CSLA. Based on the modifications, 8-bit, 16-bit, 32-bit and 64-bit architectures of CSLA are designed and compared. In this paper, conventional CSLA is compared with Modified Carry select adder (MCSLA), Regular Square Root CSLA (SQRT CSLA), Modified SQRT CSLA and Proposed SQRT CSLA in terms of area, delay and power consumption. The result analysis shows that the proposed structure is better than the conventional CSLA
چکیده
در علم الکترونیک، جمع کننده مداری دیجیتال است که عمل جمع کردن اعداد را انجام می دهد. برای انجام عملیات حسابی سریع، جمع کننده گزینش رقم نقلی (CSLA) یکی از سریع ترین جمع کننده هایی است که در بسیاری از پردازنده های پردازش داده استفاده می شود. ساختار CSLA طوری است که جای بیشتری برای کاهش فضا، تأخیر و مصرف برق دارد. اصلاح سطح گیت ساده و کارآمد به منظور کاهش فضا، تأخیر و برق مصرفی CSLA بکار می رود. براساس این اصلاحات، معماری های 8، 16، 32 و 64 بیت CSLA طراحی شده و مقایسه می شوند. در این مقاله، CSLA معمولی با جمع کننده گزینش رقم نقلی اصلاح شده (MCSLA)، CSLA ریشه مجذور منظم (SQRT CSLA)، SQRT CSLA اصلاح شده و SQRT CSLA پیشنهادی از حیث فضا، تأخیر و مصرف برق مقایسه می شود. تحلیل نتایج نشان می دهند که این ساختار پیشنهادی بهتر از CSLA معمولی است.
1-مقدمه
در بسیاری از رایانه ها و انواع دیگر پردازنده ها، جمع کننده نه تنها در واحد منطق حسابی، بلکه در بخش های دیگر پردازنده نیز کاربرد دارند که در این بخش ها جهت محاسبه آدرس ها، شاخص های جدولی و کاربردهای این چنینی استفاده می شوند. برخی از کاربردهای دیگر جمع کننده ها در ساختارهای ضرب-جمع (MAC) دیده می شود. جمع کننده ها هم چنین در ضرب کننده ها، مدارهای یکپارچه پرسرعت و در پردازش سیگنال دیجیتال جهت اجرای الگوریتم های مختلف همانند FFT، IIR و FIR مورد استفاده قرار می گیرند. امروزه، طراحی سیستم های منطقی کم مصرف، با فضای کارآمد و مسیر داده پرسرعت مهم ترین زمینه ها در تحقیق طراحی VLSI هستند...
خدمات ترجمه تخصصی و ویرایش مقاله مهندسی برق در موسسه البرز