Cellular Carry Lookahead (CLA) adders are systematically implemented in arithmetic units due to their regular, well-balanced structure. In terms of testability and with respect to the classical Cell Fault Model (CFM), cellular CLA adders have poor testability by construction. Design-for-testability (DFT) modifications for cellular CLA adders have been proposed in the literature providing complete CFM testability making the adders either level-testable or C-testable. These designs impose significant area and performance overheads. In this paper, we propose DFT modifications for cellular CLA adders to achieve complete CFM testability with special emphasis on the minimum impact in terms of area and performance. Complete CFM testability is achieved without adding any extra inputs to the adder, with very small area and performance overheads, thus providing a practical solution. The proposed DFT scheme requires only 1 extra output and it is not necessary to put the circuit in a special test mode, while the earlier schemes require the addition of 2 extra inputs to set the circuit in test mode. A rigorous proof of the linear-testability of the adder is given and a sufficient linear-sized test set is provided that guarantees 100% CFM fault coverage. Surprisingly, the size of the proposed linear-sized test set is, in most practical cases, comparable or even smaller than a logarithmic-sized test set proposed in the literature

چکیده

جمع کننده های سلولی پیشبینی رقم نقلی (CLA) به دلیل ساختار منظم و متعادلشان، به طور سیستماتیک در واحدهای حسابی پیاده سازی می شوند. از نظر آزمون پذیری و با توجه به مدل کلاسیک نقص سلول (CFM)، جمع کننده های سلولی CLA قابلیت تست ضعیفی طبق ساختار دارند. اصلاحات طراحی برای قابلیت تست (DFT) برای جمع کننده های سلولی CLA با ارائه قابلیت تست کامل CFM در مراجع مطرح شده است که جمع کننده ها را قابل تست در سطح امتحان یا قابل تست در C می سازد. این طرح ها، سربارهای قابل توجهی در سطح و عملکرد تحمیل می کنند. در این مقاله، برای رسیدن به قابلیت تست کامل CFM با تاکید ویژه بر حداقل تاثیر از نظر سطح و عملکرد، اصلاحات DFT را برای جمع کننده های سلولی CLA مطرح می کنیم. قابلیت تست کامل CFM بدون اضافه کردن هر گونه ورودی اضافی به جمع کننده، با سربارهای بسیار کوچک در سطح و عملکرد به دست می آید، در نتیجه یک راه حل عملی فراهم می کند. طرح DFT پیشنهادی، تنها نیاز به 1 خروجی اضافی دارد و لازم نیست که مدار در حالت تست ویژه قرار دهیم، در حالی که طرح های پیش از آن نیاز به اضافه کردن 2 ورودی اضافی برای قرار دادن مدار در حالت تست دارند. اثبات دقیق از قابلیت تست خطی جمع کننده، داده می شود و یک مجموعه تست با اندازه خطی کافی ارائه می گردد که 100٪ پوشش نقص CFM را تضمین می کند. بطرز حیرت انگیزی، اندازه مجموعه تست پیشنهادی با اندازه، در عملی ترین موارد، قابل مقایسه و یا حتی کوچکتر از یک مجموعه تست با اندازه لگاریتمی است که در منابع ارائه شده است.

1-مقدمه

پردازنده های رده بالا نیاز به جمع کننده های سریع در مسیر داده های خود دارند، یا به صورت یک ماژول جداگانه و یا به عنوان بخشی از واحد محاسبه و منطق (ALU). معماری جمع کننده پیشبینی رقم نقلی (CLA) رایج ترین معماری برای جمع سریع است. جمع کننده های منظم و سلولی CLA [1] توسط بسیاری از طراحان ترجیح داده می شوند، چون نظم بهتر آنها منجر به پیاده سازی کارآمد مدار می گردد. علاوه بر این، جمع کننده های سلولی CLA به راحتی می توانند توسط ژنراتورهای اتوماتیک به صورت جمع کننده های مستقل سریع تولید شوند و یا در ماژول های سریع ALU قرار داده شوند...