Abstract
A dynamic-logic frequency divider for fully integrated CMOS frequency synthesizer is presented in this paper. The divider based on the dual-modulus prescaler and dynamic logic circuit is designed to reduce the power consumption, transistor-counts, and chip area. The simulation results show the proposed circuit achieved the operating frequency band from 5.15 GHz to 5.825 GHz for wireless local area network applications. Under 1.8 V supply voltage, it consumes only 3.6 mW and occupies a chip area of 0.285 mm2
چکیده
در این مقاله یک مقسم دینامیکی-منطقی فرکانس برای ترکیب کننده فرکانسی CMOS یکپارچه ارائه می شود. تقسیم کننده بر پایه دو مدول و مدار دینامیک-منطقی برای کاهش توان مصرفی، تعداد ترانزیستور و سطح تراشه طراحی شده است. نتایج شبیه سازی نشان می دهد که، هدف این مدار دستیابی به باند فرکانسی عملی از 5.15-5.825 گیگا هرتز برای کاربردهای شبکه بی سیم محلی می باشد. این مقسم تحت ولتاژ تغذیه 1.8 V، توان مصرفی 3.6 mw و سطح تراشه 0.285 mm2 می باشد.
1-مقدمه
IEEE802. 11a و HiperLAN، استانداردهای شبکه داده های بی سیم با ناحیه فرکانس عملی 5 تا 60 گیگا هرتز، که 15 کانال با فاصله 20 مگاهرتز را پوشش می دهد؛ می باشد [1]. ترکیب کننده فرکانسی به طور گسترده ای برای تولید سیگنال های نوسان محلی (LO) در سیستم های ارتباطی مدرن مورد استفاده می باشد. به منظور پوشش مورد نیاز حمل و عملکرد فرکانس ورودی از 5 گیگا هرتز، بخش های مقسم باید از 257تا294 برنامه ریزی شود...