Tunneling-field-effect-transistor (TFET) has emerged as an alternative for conventional CMOS by enabling the supply voltage (VDDVDD) scaling in ultra-low power, energy efficient computing, due to its sub-60 mV/decade sub-threshold slope (SS). Given its unique device characteristics such as the asymmetrical source/drain design induced uni-directional conduction, enhanced on-state Miller capacitance effect and steep switching at low voltages, TFET based circuit design requires strong interactions between the device-level and the circuit-level to explore the performance benefits, with certain modifications of the conventional CMOS circuits to achieve the functionality and optimal energy efficiency. Because TFET operates at low supply voltage range VDD<0.5V) to outperform CMOS, reliability issues can have profound impact on the circuit design from the practical application perspective. In this review paper, we present recent development on Tunnel FET device design, and modeling technique for circuit implementation and performance benchmarking. We focus on the reliability issues such as soft-error, electrical noise and process variation, and their impact on TFET based circuit performance compared to sub-threshold CMOS. Analytical models of electrical noise and process variation are also discussed for circuit-level simulation

چکیده

ترانزیستور تونلینگ اثر میدانی (TFET) ، به عنوان یک جایگزین برای CMOS معمولی به وسیله ی فعال کردن منبع تغذیه ولتاژ (VDD)  با مصرف توانی فوق العاده کم، محاسبات کارآمد انرژی، در طی دامنه ی زیر- حد آستانه ی  (sub-threshold slope: SS)  زیر 60 mV/decade اش به وجود آمد. با توجه به ویژگی‌های منحصر به فرد دستگاهی مانند منبع / طراحی نامتقارنِِ تخلیه ناشی از انتقالِ یکطرفه، اثرِ بهبود یافته ی ظرفیت الکتریکی میلر بر حالت و سوئیچینگ سریع در ولتاژهای کم؛ طراحی مدار مبتنی برTFET  نیاز به تعاملات قوی بین سطح دستگاه و سطح مدار برای کشف مزایای کارایی، به همراه تغییرات خاصی از مدارهای CMOS معمولی برای رسیدن به قابلیت و بهره وری بهینه انرژی دارد. به این دلیل که TFET در محدوده ی ولتاژ کمی (VDD <0.5 V) برای اجرای بهتر CMOS عمل می کند، مسائل قابلیت اطمینان می تواند تاثیر عمیقی بر طراحی مدار از دیدگاه کاربرد عملی داشته باشد. در این مقاله ی مروری، ما پیشرفت های اخیر روی طراحی دستگاه FET تونل، و تکنیک های مدل سازی برای پیاده سازی مدار و تشخیص کارایی را ارائه می نماییم.  ما بر مسائل قابلیت اطمینانی مانند خطای نرم (soft-error)، نویزهای الکتریکی و ناپایداری (تغییر) فرایند، و تاثیراتشان بر عملکرد مدار مبتنی بر TFET در مقایسه با CMOS زیر حد آستانه تمرکز می نماییم.  مدل تحلیلیِ نویز الکتریکی و ناپایداری فرآیند نیز برای شبیه سازی سطح مدار مورد بحث قرار می گیرد.