Abstract
A dual active-capacitive-feedback compensation (DACFC) scheme for low-power three-stage amplifiers with large capacitive loads is presented in this paper. Dual high-speed active-capacitive-feedback paths enable the non-dominant complex poles of the amplifier to be located at high frequencies for bandwidth extension under low-power condition. The proposed DACFC amplifier also consists of two left-half-plane (LHP) zeros that relax the stability criteria for further improving the gain-bandwidth product (GBW) and reducing the required compensation capacitance of the amplifier. Moreover, the transient response of the DACFC amplifier is enhanced via the use of the small compensation capacitance and the presence of push-pull second and output stages
Two three-stage amplifiers using the proposed DACFC and the well-known nested Miller compensation (NMC) have been implemented in a standard 0.35- mCMOS process. The proposed DACFC amplifier uses a total compensation capacitance of 2.2 Pf and is robust in stability with a phase margin of 58 under the variation of the load capacitance between 300 pF and 800 pF. When driving a 500-pF//25-kΩ load, the DACFC three-stage amplifier improves the GBW-to-power by 66 times, enhances the slew rate-to-power by 51 times, and reduces the chip area by 33 times, as compared to the conventional NMC counterpart
چکیده
طرح جبران دوگانه فیدبک-خازنی-اکتیو (DACFC) برای تقویت‌کننده‌های سه‌طبقه‌ای توان پایین با بارهای خازنی بزرگ در این مقاله ارائه شده است. مسیرهای دوگانه فیدبک-خازنی-اکتیو امکان قرار گرفتن قطب‌های غیرغالب پیچیده‌ی تقویت‌کننده در فرکانس‌های بالا برای توسعه پهنای باند در شرایط توان پایین را فراهم می‌کنند. تقویت‌کننده‌ی DACFC پیشنهادی نیز شامل دو صفر در سمت چپ صفحه (LHP) می‌باشد که معیارهای پایداری را برای بهتر کردن حاصلضرب بهره-پهنای باند (GBW) و کاهش دادن خازن جبران مورد نیاز تقویت‌کننده بهبود می‌بخشد. علاوه بر این، پاسخ گذرای تقویت‌کننده DACFC با استفاده از خازن جبران کوچک و با وجود طبقات پوش-پولِ دوم و خروجی بهبود می‌یابد.
دو تقویت‌کننده سه‌طبقه‌ای با استفاده از DACFC پیشنهادی و جبران معروف میلر تودرتو (NMC) در یک فرآیند استاندارد CMOS 0.35μm پیاده‌سازی می‌شود. تقویت‌کننده DACFC از یک مجموع خازن جبران 2.2pF استفاده کند و از لحاظ پایداری با حاشیه فاز بزرگتر از 58° در تغییرات خازن بار بین 300pF و 800pF مقاوم می‌باشد. زمانی که یک بار 500pF//25kΩ را درایو می‌کند، تقویت‌کننده سه‌طبقه DACFC در مقایسه با NMC سنتی همانند، GBW به توان، را 66 بار بهبود می‌دهد، مقدار بزرگ نرخ به توان را 51 بار بهبود می‌دهد، و مساحت تراشه را 33 بار کاهش می‌دهد.
کلمات کلیدی- تقویت‌کننده، جبران دوگانه فیدبک-خازنی-اکتیو، تقویت‌کننده بار خازنی بزرگ، تقویت‌کننده چندطبقه، تقویت‌کننده سه‌طبقه.
1-مقدمه
رگولاتورهای با افت کم (LDO) ماژول‌های توانی ابتدایی برای تامین ولتاژهای تغذیه بی‌نقص در قطعات الکترونیکی که با باتری کار می‌کنند، می‌باشند. مخصوصاً رگولاتورهای LDOیی که کاملاً روی تراشه قرار دارند، که ترمینال‌‌های خروجی با خازن‌های روی تراشه 100s-pF بارگذاری می‌شوند، که برای کاربردهای سیستمِ روی یک تراشه در [1] تا [4] نشان داده شده است. این LDOهای روی تراشه می‌توانند ولتاژهای تغذیه موضعی برش داده شده را برای توان‌دهی به زیربلوک‌های سیستم‌های روی تراشه برای بهینه‌سازی عملکردهای مداری متناظرشان، ارائه کنند[5,6]. همان طور که در [1]-[3] اشاره شده است، MOSFET در یک رگولاتور LDO روی تراشه را می‌توان همانند یک تقویت‌کننده در نظر گرفت، و بنابراین، این رگولاتورهای LDO، هنگامی که تقویت‌کننده خطا شامل دو طبقه بهره باشد، تغییرات تقویت‌کننده‌های سه‌طبقه‌ای بارگذاری شده با بارهای خازنی بزرگ می‌باشند، همچنان که در شکل 1 نشان داه شده است...